在热预算受限的背景下评估低温PECVD工艺条件时，决定性的考量点绝非“能将温度降到多低。在PECVD技术中，真正核心的诉求是在降低温度的同时，绝缘膜的品质究竟能维持在多高水准。本文将从工艺开发实务的视角，系统梳理热预算限制日益严苛的原因、低温化对薄膜特性的物理影响，以及在设备选型时应设立的核心评估维度。

什么是热预算——半导体工艺中的“热收支”概念

热预算（Thermal Budget）是指半导体晶圆在整个制造流程中所承受的温度与时间的积分值，即热历程（Thermal History）的总量。实务层面的关键在于，热预算并非按单一工序的峰值温度来管理，而是按全工艺流程的累积值来评估。即便在单个工序中看似处于容许范围内的热负荷，若将前后所有工序累加，超出工艺限制的情况也屡见不鲜。因此，沉积温度的评估不能局限于该工序自身的局部优化，而必须将其视为器件完工前整体热历程的分配问题。

过去，管理热历程的主要目的是抑制杂质扩散；但在当今的尖端器件中，这一限制已逼近物理与化学的极限。其背后的驱动力在于三维集成电路（3D-IC）以及基于芯粒（Chiplet）的异质集成（Heterogeneous Integration）技术——半导体架构正加速向堆叠集成不同材料的方向转型。

为何当前热预算的限制愈发严苛？

若将限制的根源归纳为“工艺过程中所共存的材料”，便更容易理解这一趋势。

第一，有机粘合剂的耐热极限。
在硅通孔（TSV）成孔后的露通孔（Via Reveal）工序及混合键合（Hybrid Bonding）工序中，通常会使用临时键合胶将晶圆暂时固定在支撑载板上。聚酰亚胺（PI）和苯并环丁烯（BCB）等材料的耐热极限受玻璃化转变温度等因素限制，通常在 200~250℃ 左右。一旦超过该温度，除了粘合层会发生热劣化外，真空反应腔室内还会产生强烈的放气现象（Outgassing），从而导致工艺彻底失败（参考来源 ：3D InCites、2012年9月）

第二，基底与器件本身对热敏感。
用于高频滤波器等的 LiTaO₃ 和 LiNbO₃ 等光学晶体基底、Micro LED、OLED，乃至构成量子计算机核心的约瑟夫森结（Josephson Junction）器件，即便承受微小的热历程，也会诱发基底热应变或导致光学与电学特性的衰退。

受上述制约影响，用于沉积钝化层（Passivation）和层间介电膜（ILD）的 PECVD 工艺温度，正从传统的 300~400℃ 被迫下调至 200℃ 以下，部分场景甚至要求达到 100℃ 左右。从行业大环境来看，AI 芯片对高带宽内存（HBM）的爆发式需求，以及 5G/6G 等高速通信规格器件的普及，都在强力推动这一低温化趋势。

市场数据揭示的低温绝缘膜需求结构

需求的发展趋势在市场规模的演变中也得到了体现。据市场调研机构 QYResearch 的预测，全球 PECVD 系统市场规模将从 2024 年的约 35.94 亿美元增长至 2025 年的约 37.94 亿美元，在预测期内以 6.2% 的复合年增长率（CAGR）扩张，预计到 2031 年将达到约 54.44 亿美元（参考来源 ：QYResearch「Plasma Enhanced Chemical Vapor Deposition (PECVD) Systems - Global Market Share and Ranking, Overall Sales and Demand Forecast 2026-2032」2025年12月）。

值得注意的是，该报告指出的增长驱动因素均与低温领域密切相关。在以 SiC 和 GaN 为代表的第三代半导体器件制造中，低温下制备高质量钝化层和介电膜已成为刚需。同时，在异质集成与晶圆级封装（WLP）中，PECVD 也被要求在硅、玻璃、有机物等多种基底上形成应力缓冲层和绝缘层（来源：同上）。这些应用场景在传统 300~400℃ 的温度区间内均无法实现。由此可见，市场规模的扩张驱动力与低温化这一技术要求高度重合。

什么是 PECVD——降低沉积温度的原理及其局限性

PECVD（等离子体增强化学气相沉积 / Plasma Enhanced Chemical Vapor Deposition）是一种利用等离子体而非热能来提供源气体分解所需能量的薄膜沉积方法。这种“能量来源的替代”，正是其相较于热 CVD 能够在更低衬底温度下实现成膜的底层原理。

然而，这并不意味着引入等离子体就能随意降低温度。从气相沉积的成膜机理来看，衬底温度的下降会同时阻碍前驱体（Precursor）气体的分解效率以及到达衬底表面的原子的迁移（表面扩散）。等离子体主要能弥补的仅是前者，而后者——即表面原子的重排过程，依然高度依赖于衬底温度。低温 PECVD 面临的权衡关系（Trade-off），正是源于这种非对称性。

低温 PECVD 中出现的薄膜质量权衡

通常情况下，CVD 工艺温度越低，气相反应与表面迁移就越不活跃，沉积出的薄膜在电气和机械性能上的质量也会随之下降。具体表现为：SiO₂ 和 SiN 薄膜的致密度降低，内部更容易产生微孔（Void）；同时，源自 SiH₄、NH₃ 等工艺气体的氢元素更容易在薄膜中过量残留。

过量氢残留所引发的缺陷因器件类型而异。在光波导器件中，它表现为因红外光吸收而导致的光损耗增加；在半导体器件中，则显现为由热载流子注入（HCI）引起的电学特性漂移以及漏电流增大（参考来源 ：SEMI 公开技术资料）。即便采用同一种薄膜，允许残留的氢含量阈值也需要根据具体的应用场景分别评估。

应力控制与裂纹・晶圆翘曲问题

随着低温化带来的另一大难题是薄膜的应力（Stress）控制。在低温环境下，薄膜更容易偏向张应力（拉应力）或压应力，沉积条件对机械特性的影响极为显著（参考来源 ：Elsevier B.V.「Effect of deposition conditions on mechanical properties of low-temperature PECVD silicon nitrides」2006年）

这种影响在 MEMS 等需要制备自支撑膜（悬膜 / 膜片）的器件，以及需要数微米厚膜的光学器件中尤为严重。由应力引发的裂纹、剥离以及严重的晶圆翘曲，不仅本身会造成缺陷，还会通过影响后续工艺中的光刻对准（Alignment）而拉低良率。在处理厚膜时，如何在沉积速率与应力控制之间取得平衡，是实际工艺设计中的关键所在。在该领域中，需要制定精细的工艺方案，以将薄膜内部积聚的应力降至最低，在实现高速沉积的同时，有效抑制孔洞、裂纹以及晶圆翘曲的产生。

如何评估低温沉积的绝缘膜

然而，在实际工程中，一概认为“低温沉积的薄膜质量无法使用”是不准确的。多项研究报告表明，通过优化工艺条件，即使在低温环境下也能确保充分的实用性。

在针对 TSV（硅通孔）应用中的绝缘衬垫膜（Liner）的研究中，在 200℃ 以下沉积的等离子体 TEOS 工艺相较于传统的甲硅烷（SiH₄）基 PECVD 工艺，在中高深宽比（Aspect Ratio）的通孔中实现了 2.5 倍以上的侧壁覆盖率（台阶覆盖率 / Step Coverage）。此外，这种低温沉积的绝缘膜在 2 MV/cm 的电场下，漏电流低于 1E-7 A/cm²，且击穿电场强度（耐压）达到了 10 MV/cm 以上（参考来源 ：IEEE／ECTC 2010 Proceedings「Low temperature PECVD of dielectric films for TSV applications」2010年）

评估维度不仅限于电气特性。在晶体硅的表面钝化应用中，研究表明通过 250℃ 以下的低温 PECVD 沉积的 a-Si/SiOx/SiNx 三层介质膜可提供优异的化学钝化效果，并实现极低的有 survey/有效表面复合速率（参考来源 ：D-NB 論文數據 ）

至關重要的是，這些優異結果並非僅由「溫度」單一參數決定，而是源於源氣體體系、薄膜結構以及電漿條件的綜合調配。低溫 PECVD 的評估不能僅停留在設備規格書（Catalog）中的成膜溫度數值上，而是必須結合目標元件的具體結構，綜合評估側壁覆蓋率、漏電流、崩潰耐壓、氫含量以及應力等多項核心指標。

从应用领域看对低温化要求的差异

低温 PECVD 所需满足的要求，在实际应用中因场景不同而存在显著差异。即使设定的工艺温度相同，优先考虑的薄膜特性也不尽相同。

在**先进封装（Advanced Packaging）**领域，临时键合胶材料的耐热极限决定了工艺温度的上限。在硅通孔露出（Via Reveal）工艺的钝化层以及混合键合（Hybrid Bonding）所用的介质膜中，要求在 200℃ 左右的上限温度下，同时实现无孔洞键合与稳定的绝缘特性。

而在量子器件与光学晶体衬底领域，允许的最高温度则被设定得更低。例如约瑟夫森结（Josephson Junction）器件和钽酸锂（LiTaO₃）衬底等，极微小的热经历（Thermal History / 热历程）都会直接导致器件性能劣化，因此 100℃ 左右的低温沉积便成为切实可行的选择。在此领域中，除了维持薄膜质量外，如何最大限度降低沉积工艺本身对衬底造成的热损伤也至关重要。

在 MEMS、光波导以及功率器件领域，除温度上限之外，应力控制与薄膜厚度是主要的制约因素。即便是同一种低温工艺，能否无裂纹地形成数微米级别的厚膜，直接决定了该方案是否能够被采纳。

低温 PECVD 的核心理念——并非“单纯降温”，而是“降温而不降质”

就“实现低温化”本身而言，目前已有多种技术路线可行。从接近室温即可成膜的高密度等离子体方式、液体源与阴极耦合（Cathode Coupling）相结合的方式，到搭载低温成膜专用加热器的传输方式等，实现路径十分多元。如果仅比较能够达到的最低温度，可供选择的方案绝不在少数。
因此，设备选型时的实质性核心议题，已不再是极限温度有多低，而是在该温度下能否保证达到与高温工艺相当的薄膜质量。

SPP Technologies 的最新 PECVD 平台在其公开规格中表明，在 100℃ 的低温环境下，即可形成与本公司以往机型在 300℃ 下沉积相当的高质量 SiO₂ 和 SiN 薄膜。这不仅意味着在低温下“能够成膜”，更代表着在不增加热经历（热历程）负担的前提下，依然能够充分保障薄膜致密度、低氢含量以及击穿耐压等决定器件性能的关键要素。

即便规格书上标注的沉积温度相同，最佳解决方案也会因器件结构、所需膜厚以及晶圆翘曲的允许公差而有所不同。在评估低温 PECVD 时，脱离“温度”这一单一数值，从自身工艺所能承受的热经历总量以及必须保障的薄膜特性组合出发进行反向推导，才是切实可行的工程起点。

工艺条件咨询

无论是在热敏感衬底上的薄膜沉积、厚膜的无裂纹化处理，还是针对临时键合晶圆的处理吞吐量优化等，若您有具体的工艺需求，我们均可根据您的器件结构与规格要求，为您量身定制专属的工艺解决方案。如需索取技术资料或咨询工艺条件相关事宜，欢迎随时联系 SPP Technologies。