サーマルバジェットの制約下で低温PECVDの条件を検討するとき、判断の分かれ目になるのは「どこまで温度を下げられるか」ではありません。PECVDにおいて本当に問われるのは、温度を下げたときに絶縁膜の品質をどこまで維持できるかです。本記事では、サーマルバジェットという制約がなぜ厳しさを増しているのか、低温化に伴って膜に何が起きるのか、そして装置選定において何を評価軸とすべきかを、プロセス開発の実務視点から整理します。

サーマルバジェットとは──半導体プロセスにおける熱収支の考え方

サーマルバジェットとは、半導体ウェハが製造プロセス全体を通じて受ける温度と時間の積分値、すなわち熱履歴の総量を指します。実務上の要点は、これが単一工程のピーク温度ではなく全工程の累積で管理される点にあります。個々の工程では許容範囲に見える熱負荷でも、前後の工程を合算した時点で制約を超えるケースは珍しくありません。したがって成膜温度の検討は、その工程単独の最適化ではなく、デバイスが完成するまでに経由する全熱履歴の配分問題として捉える必要があります。

従来から不純物拡散を抑える目的で熱履歴の管理は行われてきましたが、近年の先端デバイスではその制約が物理的・化学的な限界に近づいています。背景にあるのは、三次元集積回路（3D-IC）やチップレットを用いたヘテロジニアス・インテグレーション、すなわち異なる材料を積層して集積する方向への構造転換です。

なぜ今、サーマルバジェットの制約が厳しくなっているのか

制約の源泉は、デバイス構造そのものよりも「工程中に共存する材料」にあると整理すると理解しやすくなります。

第一に、有機系接着剤の耐熱限界です。シリコン貫通電極（TSV）形成後のビアリビール工程やハイブリッドボンディング工程では、ウェハを支持基板に一時的に固定する仮接合用の接着剤が使われます。ポリイミド（PI）やベンゾシクロブテン（BCB）などの耐熱限界はガラス転移点等でおおむね200〜250℃前後にあり、これを超えると接着層の熱劣化に加え、真空チャンバー内での激しい脱ガスが発生してプロセスそのものが破綻します（出典：3D InCites、2012年9月）

第二に、基板・素子そのものが熱に弱いケースです。高周波フィルタ等に用いられるLiTaO₃やLiNbO₃などの光学結晶基板、マイクロLED、OLED、さらには量子コンピュータを構成するジョセフソン接合素子は、わずかな熱履歴でも基板の熱歪みや光学的・電気的特性の劣化を引き起こします。

こうした制約により、パッシベーション膜や層間絶縁膜を形成するPECVD工程には、従来の300〜400℃というプロセス温度から、200℃以下、場合によっては100℃前後という水準が求められるようになっています。社会的な文脈としては、AI半導体向けの広帯域メモリ（HBM）需要や、5G/6Gなど高速通信規格向けデバイスの増加が、この動きを後押ししています。

市場データが示す低温絶縁膜の需要構造

需要の方向性は市場規模の推移にも表れています。ある市場調査の推定データによれば、世界のPECVD装置市場は2022年に3,281.7百万米ドル、2023年に3,189.4百万米ドル、2024年は3,387.1百万米ドル（推定）と推移し、2030年には4,883.5百万米ドル規模へ成長すると予測されています（出典：Data Market Report／投資家向け公開資料「PECVD Market Size」推定データ、2025年公表）

注目すべきは、2023年に一度縮小したのち拡大に転じている点です。単調な右肩上がりではなく、この成長にはTSVライナーやハイブリッドボンディング向けの新たな低温絶縁膜ニーズ、ならびに化合物半導体やMEMS製造ラインの増強が直接的に寄与しているとされます。装置需要全体の底上げというより、低温領域という特定のプロセス要件が市場を牽引している構造だと読むことができます。

PECVDとは──成膜温度を下げられる原理と、その限界

PECVD（Plasma Enhanced Chemical Vapor Deposition／プラズマCVD）は、原料ガスの分解に必要なエネルギーを熱ではなくプラズマから供給する成膜法です。この「エネルギー源の置き換え」が、熱CVDより低い基板温度での成膜を可能にする原理的な理由にあたります。

ただし、プラズマを用いれば温度を任意に下げられるわけではありません。気相成長法における成膜メカニズム上、基板温度の低下は前駆体（プレカーサー）ガスの分解効率と、基板表面に到達した原子のマイグレーション（表面移動）の双方を阻害します。プラズマが補えるのは主に前者であり、後者すなわち表面での原子の再配列は、依然として基板温度に依存します。低温PECVDにおけるトレードオフは、この非対称性から生じます。

低温PECVDで生じる膜質のトレードオフ

一般に、CVDプロセスは温度を下げるほど気相反応と表面マイグレーションが不活性化し、成膜された膜の電気的・機械的品質が低下します。具体的には、SiO₂やSiN膜の密度が低下して内部に微小なボイドが生じやすくなり、またSiH₄やNH₃などのプロセスガスに由来する水素が膜中に過剰に残留しやすくなります。

水素の過剰残留がどのような不具合として現れるかは、デバイスの種類によって異なります。光導波路デバイスでは赤外光の吸収による光損失の増加として、半導体デバイスではホットキャリア注入による電気的特性の変動やリーク電流の増大として顕在化します（出典：SEMI 公開発表資料）。同じ膜であっても、許容できる水素含有量の水準はアプリケーションごとに判断する必要があります。

応力制御とクラック・ウェハ反りの問題

低温化に伴うもう一つの困難が、薄膜の応力（ストレス）制御です。低温下では膜が引張応力または圧縮応力のいずれかに偏りやすく、成膜条件が機械的特性を大きく左右します（出典：Elsevier B.V.「Effect of deposition conditions on mechanical properties of low-temperature PECVD silicon nitrides」2006年）

この影響が特に深刻に出るのは、MEMSのような自立膜（メンブレン）を形成するデバイスと、数マイクロメートルの厚膜が必要な光学デバイスです。応力に起因するクラックや剥離、そしてウェハの著しい反りは、それ自体が不良となるだけでなく、後工程でのリソグラフィ・アライメント不良を通じて歩留まりを押し下げます。厚膜を扱う場合、成膜レートと応力の両立をどこで折り合わせるかが実務上の設計点になります。この領域では、膜内に蓄積する応力を極小化し、高速成膜でありながらボイドやクラック、ウェハ反りの発生を抑えるプロセス設計が求められます。

低温成膜した絶縁膜をどう評価するか

もっとも、「低温では膜質が使えない」と一律に判断するのは実務上正確ではありません。プロセス条件の最適化により、低温でも十分な実用性を確保できることが複数の報告で示されています。

TSVアプリケーションの絶縁ライナー膜に関する研究では、200℃未満で成膜されたプラズマTEOSプロセスが、従来のシラン（SiH₄）系PECVDプロセスと比較して、中〜高アスペクト比のビアで2.5倍以上の側壁被覆率（ステップカバレッジ）を達成しました。またこの低温成膜絶縁膜は、2 MV/cmの電界下で1E-7 A/cm²未満という極めて低いリーク電流値と、10 MV/cm以上の絶縁破壊耐圧を記録しています（出典：IEEE／ECTC 2010 Proceedings「Low temperature PECVD of dielectric films for TSV applications」2010年）

評価軸は電気特性だけではありません。結晶シリコンの表面パッシベーションにおいては、250℃以下の低温PECVDで成膜したa-Si/SiOx/SiNxの3層誘電体膜が優れた化学的パッシベーションを提供し、極めて低い実効表面再結合速度を達成することが示されています（出典：D-NB 論文データ）

重要なのは、これらの結果が「温度」単独ではなく、原料系・膜構造・プラズマ条件の組み合わせによって成立している点です。低温PECVDの評価は成膜温度のカタログ値だけでは完結せず、側壁被覆率、リーク電流、絶縁破壊耐圧、水素含有量、応力といった指標を、対象デバイスの構造に照らして確認する必要があります。

適用領域から見た、低温化に求められる要件の違い

低温PECVDに求められる要件は、実際にはアプリケーションごとに異なります。要求温度が同じでも、優先される膜特性が一致するとは限りません。

先端パッケージング領域では、仮接合材の耐熱限界が上限を規定します。ビアリビール工程のパッシベーションやハイブリッドボンディング用の誘電体膜では、200℃前後という上限のもとで、ボイドのない接合と安定した絶縁特性を両立させることが要件になります。

一方、量子デバイスや光学結晶基板の領域では、上限温度そのものがさらに低く設定されます。ジョセフソン接合素子やLiTaO₃基板のように、わずかな熱履歴が特性劣化に直結する材料では、100℃前後での成膜が現実的な選択肢となります。ここでは膜質の維持に加え、成膜プロセス自体が基板に与える熱ダメージを最小化することが問われます。

そしてMEMSや光導波路、パワーデバイスの領域では、温度上限に加えて応力と膜厚が主要な制約になります。同じ低温プロセスであっても、数マイクロメートルの厚膜をクラックなく形成できるかどうかで採否が分かれます。

低温PECVDの考え方──「下げること」ではなく「下げても落とさないこと」

低温化そのものは、すでに複数の技術方式で実現されています。室温付近から成膜可能な高密度プラズマ方式、液体原料とカソードカップリングを組み合わせた方式、低温成膜用ヒーターを搭載した搬送方式など、アプローチは多様です。到達温度の低さだけを比較するなら、選択肢は決して少なくありません。
したがって装置選定における実質的な論点は、到達温度の低さではなく、その温度で高温プロセス相当の膜質を担保できるかに移っています。

SPPテクノロジーズの最新PECVDプラットフォームは、100℃という低温環境下において、当社従来機による300℃成膜と同等の高品質なSiO₂膜・SiN膜を形成可能であることを仕様として公開しています。これは成膜が「可能」であること以上に、膜の緻密性、低水素含有量、絶縁耐圧といったデバイス性能を左右する要素を、熱履歴を犠牲にせずに担保できることを意味します。

カタログ上の成膜温度が同じでも、デバイス構造や要求される膜厚、ウェハの反り許容量によって最適解は変わります。低温PECVDの検討では、温度という単一の数値ではなく、自社プロセスが許容できる熱履歴の総量と、そこで担保すべき膜特性の組み合わせから逆算することが、実務的な出発点になります。

プロセス条件のご相談について

熱に敏感な基板への成膜、厚膜のクラックレス化、仮接合ウェハの処理スループットなど、具体的な条件をお持ちの場合は、デバイス構造と要求仕様に応じたプロセスのご提案が可能です。技術資料のご請求、およびプロセス条件に関するご相談は、SPPテクノロジーズまでお問い合わせください。