厚膜化に伴うクラックや膜剥がれ、基板材料や界面条件によって生じる密着性の課題、そして犠牲層エッチング時の梁構造の破断。MEMSや半導体デバイスの成膜プロセスでは、膜厚・膜質・応力に関する複数の要求に対応する必要があります。
SPTのPECVD装置Cetusは、複数のRF印加方式を活用し、デバイス要件に応じた成膜条件の最適化を可能にします。厚膜SiO₂の成膜から、低応力SiNを用いた壊れやすい構造体の製作まで、用途に応じた成膜プロセスをご提案します。
本資料では、次の3つの成膜・構造体作製事例を、成膜画像とともに紹介します。
-
Si上への厚膜SiO₂成膜事例
-
Al上への厚膜SiO2成膜事例
-
Si犠牲層エッチングを用いた、低応力SiN構造体の作製事例
SiN膜に大きなストレスがある場合、Si犠牲層をエッチングした際に梁部が破断するおそれがあります。本資料では、RF印加方式のスイッチングプロセスによりストレスフリーSiN膜を実現し、壊れやすい構造体の作製につなげた事例を解説します。
