厚膜化带来的裂纹与薄膜剥离、因基底材料及界面条件引起的附着力问题，以及在刻蚀牺牲层时梁结构的断裂——在MEMS和半导体器件的薄膜沉积工艺中，必须同时满足对膜厚、膜质以及应力的多重苛刻要求。

SPT的等离子体增强化学气相沉积（PECVD）设备“Cetus”通过灵活运用多种RF施加方式，能够针对不同的器件需求实现成膜条件的优化。从厚膜SiO₂的沉积，到利用低应力SiN制作易碎结构体，我们为您提供满足各种应用场景的薄膜沉积工艺方案。

本资料结合成膜图像，重点介绍以下3个成膜及结构体制作案例：

• 硅（Si）基底上的厚膜SiO₂沉积案例

• 铝（Al）基底上的厚膜SiO₂沉积案例

• 利用Si牺牲层刻蚀制作低应力SiN结构体的案例

若SiN薄膜中存在较大应力，在刻蚀Si牺牲层时梁结构部分可能会发生断裂。本资料将详细解析如何通过RF施加方式的切换工艺（Switching Process）实现无应力（Stress-free）SiN薄膜，并成功应用于易碎结构体的制作案例。