使用等离子体增强化学气相沉积（PECVD）制备的 SiO₂ 或氮化硅（SiN）薄膜，即使在相同的设备与相同的材料体系下，却往往难以达到预期的薄膜质量——。

在工艺研发（R&D）现场屡见不鲜的这一问题，其根源大多在于沉积条件本身。本文基于公开的技术数据，系统梳理 PECVD 膜质调控参数如何对**薄膜应力（Stress）、致密度（Density）以及化学组成（Composition）**产生影响。旨在为从事薄膜质量优化与调控的工艺工程师提供一份清晰的参数调优指引与技术解析。

为什么 PECVD（等离子体 CVD）的薄膜质量会因条件而产生巨大差异？

PECVD 是一种利用等离子体（Plasma）激活反应气体来形成薄膜的沉积方法。与仅依赖热能的传统热 CVD 法不同，由于等离子体承担了气体分子的解离作用，因此即使在通常低于 400℃ 的低温环境下也能驱动沉积反应进行（参考来源 ：Coherent Market Insights「Chemical Vapor Deposition Market」2026年3月30日发布 ）。在各类 CVD 技术中，PECVD 预计截至 2026 年将占据最大的细分市场份额（40.3%），堪称产业应用中最核心的技术方式（同上来源）。

这里的关键在于：等离子体并非单纯的“温度替代方案”，而是作为一个独立的控制维度（调控轴）加入到工艺中。 在热 CVD 中，决定薄膜质量的主要变量基本局限于温度、压力和气体种类；而在 PECVD 中，还额外引入了施加频率、输入功率（RF Power）、功率时间分配（脉冲调控）等等离子体层面的参数。即便使用相同的气体体系和相同的温度，只要改变等离子体的施加方式，薄膜的内部应力与致密度就会产生天壤之別。

这种极高的调控自由度是 PECVD 的核心优势，但同时也是导致工艺参数调优难度增加的关键因素。“能够成功成膜”与“获得所需的薄膜质量”之间，横跨着多个相互交织的工艺参数所带来的技术门槛。

从薄膜质量视角看等离子体 CVD 与热 CVD 的差异

热 CVD 依靠极高的基底温度来促使化学反应充分进行，因此通常更容易获得致密且性能稳定的薄膜。然而，在如今的制造过程中，无法承受该高温的工艺场景正在日益增多。PECVD 虽能在低温下完成薄膜沉积，但代价是必须通过工艺条件来严格管控薄膜中掺入的氢元素（Hydrogen Content），以及生长过程中离子轰击所带来的影响。低温并非纯粹的“无条件优势”，只有将其理解为**“必须依靠工艺参数来构建目标膜质”**的前提，才能更好地理解后文所阐述的参数设计意义。

SiO₂ 与氮化硅（SiN）：同台设备调控生成的两种薄膜

在 PECVD 工艺中，SiO₂ 与 SiN 均以 SiH₄（硅烷）为主要前驱体原料，通过搭配不同的反应气体来实现选择性沉积。SiO₂ 沉积通常采用 N₂O（一氧化二氮）或 O₂，而 SiN 沉积则采用 NH₃（氨气）或 N₂（参考来源 ：UC Berkeley Nanolab「Basic PECVD Plasma Processes」）。

换言之，两者与其说是截然不同的工艺，不如说是在同一原料体系下调节气体比例所呈现出的不同薄膜形态。通过微调 NH₃/SiH₄ 或 N₂O/NH₃ 的气体比例，薄膜的化学组成可以在 SiO₂、SiN 乃至其中间态 SiON（氮氧化硅）之间实现连续调控（同上来源）。

这种成分的变化会直接体现在易于测量的指标——**折射率（Refractive Index）**上。通常 SiO₂ 的折射率基准值约为 1.46，SiNx 约为 2.0；在实际报道的无应力（Stress-free）条件下沉积的 SiNx 薄膜中，测得的折射率为 2.06（参考来源 ：Li Dl., Feng Xf., Wen Zy. et al.「Stress control of silicon nitride films deposited by plasma enhanced chemical vapor deposition」Optoelectronics Letters 12, 285-289, 2016、）。折射率已成为根据器件要求进行严格把控的关键指标。在工程实务中，当折射率偏离目标值时，通常首先排查薄膜化学组成是否出现偏差。

需要说明的是，氮化硅薄膜的功能依应用场景不同而存在显著差异。当用作化合物半导体的钝化层（Passivation）时，需要低氢含量且高致密度的薄膜；而当用作 MEMS 振膜/悬臂梁（Membrane，薄膜结构件）等结构材料时，薄膜应力（Stress）与均匀性（Uniformity）则成为首要考虑因素。虽然统称为“SiN 膜”，但将其视为需求完全不同的薄膜来对待，才能在工艺调优时设定出准确合理的目标。

1. 等离子体 CVD 的工作频率：HF 与 LF 决定薄膜应力

在 SiO₂ 和 SiN 的薄膜质量调控中，等离子体**“双频（多频）控制”**已确立为行业标准工艺参数。

通常，13.56 MHz 的高频（HF）等离子体可促进气体解离并产生高密度自由基（Radicals），从而实现较高的沉积速率。然而，薄膜内部往往倾向于产生张应力（Tensile stress）（参考来源 ：Cianci E. et al.「Dual frequency PECVD silicon nitride for fabrication of CMUTs' membranes」Sensors and Actuators A: Physical 127(1), 80-87, 2006）。

若在此基础上叠加或交替施加 100 kHz 至 400 kHz 频段的低频（LF）等离子体，基底受到的**离子轰击（Ion bombardment）将显著增强。离子的动能会物理性地撞击正在生长的薄膜，使薄膜致密化，促使应力向压应力（Compressive stress）**方向转变（同上来源）。

在實際的製程調校中，主要透過調整低頻（LF）的佔空比/混合比例以及功率來進行控制。有報導指出，在雙頻模式下沉積的 SiNx 薄膜，其應力高度依賴於 LF 比例與 LF 功率；在 LF 比例 17%、LF 功率 150 W 的條件下，可將應力精準控制在 10 MPa 以內。進一步最佳化條件後，甚至可以在 45.5 nm/min 的沉積速率與 2.06 的折射率下，獲得應力僅為 -0.27 MPa 的實質無應力（Stress-free）狀態（参考来源 ：Li Dl., Feng Xf., Wen Zy. et al.「Stress control of silicon nitride films deposited by plasma enhanced chemical vapor deposition」Optoelectronics Letters 12, 285-289, 2016）。

這裡值得高度關注的是控制的解析度。在不改變氣體體系與設備的前提下，僅依靠調節 LF 比例這一個控制變數，就能將應力調節至近乎為零。這一結果表明：薄膜應力並非設備固有的固有屬性，而是完全可以透過製程條件精準調控的物理量。

2. 氣體流量比：精準調配化學組成與折射率

如前所述，調整 NH₃/SiH₄ 比例或 N₂O/NH₃ 比例，會促使薄膜組成在 SiO₂—SiON—SiN 之間連續移動。折射率及電學特性直接由該化學組成決定，因此氣體流量比是決定薄膜「本質屬性」的核心參數。

在工程實務中，若同時調整頻率/功率條件與氣體流量比，將無法判別應力的變化究竟源自化學成分的改變還是離子轟擊的影響。因此，固定其中一組參數、單變數排查調校的推進方式，往往能更快收斂並鎖定最佳製程窗口。

3. 基板溫度：並非越低越好

PECVD 能夠在低溫（通常低於 400℃）下成膜，這也是其在對溫度敏感的 MEMS 與化合物半導體領域被廣泛應用的原因。然而在最尖端的製程中，即使是傳統 PECVD 所適用的 300℃~400℃ 溫度，也正面臨越來越多的熱預算限制。

關鍵問題在於，並非單純降低溫度就能解決問題。若僅盲目降低溫度，成膜反應將無法完全進行，導致薄膜緻密度下降，進而引發崩潰電場降低（介電絕緣性能劣化）與多孔化等問題。如何在超低溫環境下保持與 300℃ 製程相當的高品質薄膜，已成為設備端面臨的核心訴求（参考来源 ：超低熱損傷 PECVD 設備「Capella」、超低電漿損傷中性粒子束蝕刻機 ）。因此，基板溫度並非一個可以孤立最佳化的參數，必須與保障緻密度的其他製程條件進行系統性協同設計。

薄膜應力控制：杜絕「翹曲」與「裂紋」

薄膜應力不僅是數值管控的目標，更是直接關乎產品良率（Yield）的物理性失效誘因。

在 MEMS 元件中，如噴墨印字頭、壓力感測器、微加工超音波換能器（CMUTs）等，SiN 薄膜常被用作可動部件或振膜的結構層。薄膜的殘餘應力若稍微偏離設計值，就極易引發振膜沾黏到基板的沾黏（Stiction，固著）失效，或導致整個晶圓發生嚴重翹曲（Bowing），造成致命的良率暴跌（参考来源 ：Cianci E. et al.「Dual frequency PECVD silicon nitride for fabrication of CMUTs' membranes」Sensors and Actuators A: Physical 127(1), 80-87, 2006）。

隨著薄膜厚度的增加，這一問題會變得更加嚴峻。在光波導或鈍化保護等應用中沉積超過 10 μm 的厚層 SiO₂ 時，內部應力的持續累積極易導致**微裂紋（Crack）**或薄膜剝離。實現「厚膜化」與「低應力化」的兼顧，一直是該領域的重大技術壁壘。

在製程摸索階段看似處於容許範圍內的薄膜應力，一旦膜厚增加至產品實際規格，便可能徹底失效。因此，在接近目標膜厚的條件下開展應力評估，是規避製程風險的必要做法。

階梯覆蓋性：切勿僅憑平坦區域的膜質做出判斷

在面對 3D 立體結構時，**階梯覆蓋性（Step Coverage）**將成為衡量薄膜品質不可或缺的維度。

在 HBM（高頻寬記憶體）的垂直堆疊以及先進封裝中的矽穿孔（TSV）製程中，必須在深寬比極高（深且狹窄）的溝槽/通孔結構內部均勻沉積絕緣薄膜。在傳統 PECVD 中，薄膜往往會在開口處優先快速生長，極易產生懸垂現象（Overhang），導致結構內部殘留空洞（Void）。在嚴格的熱預算限制下，實現無空洞、無接縫（Seam-free）的順形（Conformal）沉積，已被公認為全產業共同面臨的技術難題（参考来源 ：Coherent Market Insights「Chemical Vapor Deposition Market」）。

即使在平坦區域測得的膜厚、折射率與應力表現優異，也無法保證在深槽底部能獲得同等品質的薄膜。在包含 3D 結構的製程開發中，必須將剖面（Cross-section）微觀結構分析納入常規的參數驗證流程中。

選型電漿 CVD 設備時需考量的關鍵要素

上述所有製程參數的調校潛力，在很大程度上取決於設備本身的硬體配置能力。在對電漿 CVD 設備進行技術選型與評估時，以下幾點是極具實務價值的判斷依據：

• 射頻頻率配置：在高頻基礎上，是否支援低頻疊加或切換。部分設備採用單高頻激發高密度電漿的架構，其應力控制路徑會有所不同。

• 溫度範圍與低溫膜質表現：不僅要看設備標稱的溫度下限，更要驗證該極低溫度下能否維持足夠的薄膜緻密度。部分設備支援上限向更高溫拓展，需根據具體應用場景確立評估基準。

• 厚膜與高深寬比結構的製程實績：是否具備無裂紋厚層 SiO₂ 沉積、TSV 結構無空洞填孔等實際製程驗證數據。

• 從研發（R&D）到量產（HVM）的製程繼承性：從單腔體架構到多腔體真空傳輸架構，若製程模組（Process Module）具備高度通用性，便能大幅降低將研發階段確立的應力與折射率窗口遷移至量產線時的二次調校成本。

最後這一點往往容易被忽視，但它直接決定了製程調校所耗費時間的長期價值。若更換設備後所有參數必須打掉重練，薄膜品質調控的技術 Know-How 就無法轉化為可持續沉澱的企業資產。

欢迎咨询薄膜质量相关技术方案

SPP Technologies 致力于开发与制造用于 MEMS 及半导体器件制造的等离子体工艺设备。在 PECVD 薄膜沉积领域，面向 MEMS、TSV（硅通孔）等高要求严苛工艺，我们始终致力于攻关无裂纹厚层氧化膜沉积与超低应力 SiN 薄膜沉积等核心技术。

如果您在工艺中遇到以下具体难题：

• 薄膜应力无法达到目标规格

• 增加膜厚时出现开裂（Crack）

• 低温工艺下薄膜致密度与质量明显劣化

我们可为您提供从工艺参数排查与解耦分析到条件优化的全方位技术支持。欢迎索取技术资料或垂询工艺相关问题。