在 GaN HEMT 的量产化进程中，等离子体刻蚀工艺所引发的表面损伤，是直接左右良率与器件性能的关键因素。由于氮化镓（GaN）具有极高的化学稳定性，其加工过程必然伴随着离子的物理轰击；由此在亚表面（Sub-surface）产生的极其微弱的损伤层，最终会演化为漏电流增加与动态导通电阻恶化等器件退化现象。本文专为渴望深入理解“损伤因何产生、何种机理导致性能退化、应调控哪些核心参数以实现抑制”等底层原理的技术人员而编写，旨在正面契合以技术信息调研为导向的检索需求。

何谓 GaN HEMT？二维电子气（2DEG）这一“易受损的导电沟道”

GaN HEMT 的结构与工作原理

GaN HEMT（高电子迁移率晶体管）是一种利用 AlGaN 层与 GaN 层异质结界面处所形成的二维电子气（2DEG）作为导电沟道的半导体器件。电子能够在此界面以极高的速度运行，这正是支撑 GaN HEMT 优异的高频特性与低损耗特性的核心所在。

从材料特性来看，相较于硅（Si）1.1 eV 的禁带宽度，GaN 拥有高达 3.4 eV 的宽禁带，具备极高的击穿电场强度和出色的电子迁移率。这些物性直接促成了开关损耗与导通损耗的显著降低，正引领着 AI 服务器数据中心、电动汽车（EV）、5G/6G 通信以及快速充电器等关键领域的应用发展。

在市场层面，据预测，功率 GaN 器件市场规模将从 2024 年的 3.55 亿美元跃升至 2030 年的约 30 亿美元，年复合增长率（CAGR）高达 42%（参考来源 ：Semiconductor Today）。市场的爆发式增长，直接意味着对量产良率水平的要求迈上了全新台阶。

为何氮化镓的加工难度如此之高

 GaN 具有极高的化学稳定性，其原子间成键极其牢固。因此，在常规的等离子体刻蚀工艺中，仅依靠氯基气体（Cl₂或 BCl₃​）所产生的化学反应根本无法推进刻蚀，必须高度依赖等离子体中离子轰击基底所带来的物理冲击（Ion Bombardment）来驱动加工进行。 

这也构成了 GaN 加工在结构上的固有矛盾：推动加工前进的驱动力本身，恰恰也是产生损伤的根源所在。 由此，加工速率与低损伤性便呈现为一种直接而严苛的权衡关系。

等离子体刻蚀的原理与 GaN 加工中的固有矛盾

等离子体刻蚀的类型与离子能量的定位

等离子体刻蚀工艺从大类上讲，是由反应性气体带来的化学作用与入射离子带来的物理作用共同结合而实现的。以感应耦合等离子体反应离子刻蚀（ICP-RIE）为代表的高密度等离子体技术，能够实现等离子体产生与衬底离子引入（偏压）的独立解耦控制，因此即便是面对 GaN 这种难加工材料，也能获得实用级的刻蚀速率。

在实际工艺中至关重要的一点在于：该偏压功率（离子能量）会同时决定加工形貌结果与最终的电学性能。通常认为“若想提高刻蚀速率，只需加大偏压即可”，但在 GaN HEMT 制造中，偏压每提高一分，就必须承担相应程度的器件性能退化风险。即使加工出了完全相同的几何尺寸与刻蚀深度，其电学特性也可能截然不同。

表面损伤如何导致 HEMT 特性退化

晶体结构破坏与氮空位的生成

离子轰击所带来的物理冲击会破坏 GaN 表面及亚表面（Sub-surface）的晶体结构，诱发氮脱附（氮空位）与晶格缺陷。在此需要特别注意的是，此类损伤发生的尺度是光学显微镜乃至 SEM 截面观察都无法直接观测到的。几何形貌完全符合设计预期，却在电学测试阶段才暴露出致命问题—这正是该工艺环节中最典型的失效模式。

漏电流增加（肖特基势垒高度降低）

实测数据表明，随着偏压功率（离子能量）的增加，GaN 肖特基电极的势垒高度（ΦB）呈现下降趋势，从而导致漏电流显著增加。需要说明的是，该报告是以垂直型沟槽栅 MOSFET 为对象开展的研究，其肖特基势垒二极管的评估也是作为沟槽结构验证的一环而实施的。在将相关数值直接推广至具有横向 2DEG 导电沟道的 GaN HEMT 时，必须充分考虑器件结构层面的差异。

这也表明，损伤并非“非有即无”的二元变量，而是随着离子能量的强弱连续地作用于电学特性。从工程实际出发，低损伤加工并非追求绝对的“零损伤”，而是要将其精确控制在不损害器件特性的容许阈值之内。

2DEG 劣化、动态导通电阻与电流崩塌

刻蚀损伤会导致 2DEG 的方块电阻（Rsheet）急剧上升，并引发高频工作下的动态导通电阻恶化以及电流崩塌（Current Collapse）等致命的性能退化 （参考来源 ：Kozak, J. P. 他「Stability, Reliability, and Robustness of GaN Power Devices: A Review」IEEE Transactions on Power Electronics, 2023, Vol.38, No.7, pp.8442-8471）。

 这意味着，表面损伤的影响绝不仅限于静态特性的劣化，更会在开关工作这一 GaN 器件本应发挥最大价值的核心应用场景中充分暴露出来。如果仅凭静态特性的初步评估就锁定工艺条件，极有可能在量产阶段以动态特性波动与离散的形式带来严重隐患。 

此外，针对 GaN 功率器件的动态特性评估与可靠性测试方法，JEDEC 的 JC-70 委员会正全力推进其标准化进程（参考来源 ：Kozak, J. P. 他「Stability, Reliability, and Robustness of GaN Power Devices: A Review」IEEE Transactions on Power Electronics, 2023, Vol.38, No.7, pp.8442-8471）。随着评估标准的日益规范化，制造端工艺也将面临更加严苛的、具备机理解释力的损伤控制要求。

GaN HEMT 增强型（E-mode，常闭型）结构对加工精度的严苛要求

在电力电子应用中，出于故障安全（Fail-safe）机制的考量，当栅极电压为零时无电流流过的常闭型工作模式（增强型：E-mode）成为了必不可少的关键要求。实现该特性的代表性结构包括 p-GaN 栅极结构，以及仅保留超薄 AlGaN 势垒层的凹槽栅（Recessed Gate）结构。

在这些工艺环节中，需要做到在不损伤底层有源层的前提下完全去除 p-GaN 帽层，或是对薄 AlGaN 层进行精确刻蚀并达到目标残余膜厚，这提出了极其严苛的选择性与均匀性要求。而在传统的连续等离子体刻蚀中，想要在纳米尺度上同时确保深度方向的可控性与面内均匀性，在技术上一直被认为极具挑战（参考来源 ：Plasma atomic layer etching of GaN/AlGaN materials and application: An overview）。

残余薄膜越薄，相同绝对厚度的损伤层所占的比例就相对越大。这也正是为何在 E-mode 结构制造中，低损伤加工不再仅仅是一项提升良率的“优化手段”，而是成为了决定该器件结构能否成功构建的“前提条件”。

低损伤加工的两大技术路线

目前，业界针对低损伤加工的探索方向主要可归纳为两大技术路线。

技术路线①：循环型工艺（原子层刻蚀）

原子层刻蚀（ALE：Atomic Layer Etching）是一种在时间维度上将工艺分解为“表面改性”与“去除”两步的方法。该工艺首先利用氯基气体对 GaN 表面进行改性，在吹扫排净残留气体后，再利用低能量的氩气等稀有气体等离子体，仅将改性层物理剥离去除（参考来源 ：Plasma atomic layer etching of GaN/AlGaN materials and application: An overview）。

依托这种自限性（Self-limiting）反应机理，能够在抑制离子能量的同时，实现原子层级别的深度控制。然而需要注意的是，每循环刻蚀量（EPC：Etch Per Cycle）因气体体系及工艺条件的不同而存在较大差异，文献报道范围涵盖 0.15 至 1.85 nm/cycle（参考来源 ： Issue 11 - Volume 43 - Journal of Semiconductors - IOPscience）。例如，在一项采用 BCl3/ArBCl3​/Ar 体系选择性去除 AlGaN 上方 GaN 层的实验中，经 135 个循环完成去除，由此推算出单循环刻蚀量约为 0.74 nm （参考来源 ：Tang & Liu「Removal of GaN film over AlGaN with inductively coupled BCl3/Ar atomic layer etch」Chinese Physics B 31, 018101 (2022)）。该数值仅为特定实验条件下的推算结果，并不能代表 ALE 工艺的通用基准值。

然而，该方式也存在结构性局限。刻蚀数十纳米的厚度往往需要数百个循环，与传统刻蚀相比，其刻蚀速率极低，如何在量产线上确保产能吞吐量（优化使用成本/CoO, Cost of Ownership）成为了全新的挑战（参考来源 ：Atomic layer etching of GaN using Cl2 and He or Ar plasma）。

技术路线②：连续型工艺中的低离子能量调控

另一条技术路线是在保持连续 RIE 工艺的前提下，将离子能量本身压降至可控极限。

正如前文所述，损伤程度随偏压功率的变化呈连续性增减。反过来看，只要能在低射频功率（Low-RF Power）区间精确调控输出，即便不依赖循环型工艺，也有可能将加工损伤控制在不影响器件特性的阈值之内。SPP Technologies 的 RIE 平台配备了专用的 RF 电源，即使在低 RF 功率区间亦可实现高精度的输出控制，从而在连续 RIE 工艺中有效降低了物理轰击损伤。

当然，该方案并非万能。针对极为苛刻的残膜精度要求或特定材料体系，循环型工艺的自限特性仍具备明显优势。在工程实际中，最为务实的策略是结合待加工的层状结构与量产吞吐量需求，在各个具体工艺环节中灵活权衡并选择最适宜的控制路线。

支撑低损伤加工的设备端核心要求

等离子体刻蚀设备的腔体结构与控制系统直接决定了损伤控制的成败。在以 GaN HEMT 量产为前提的考量下，至少需要重点评估以下几个维度：

• 低射频功率（Low-RF Power）区间的输出控制精度： 单纯降低偏压功率并不困难，但在超低输出功率区间保持稳定的重复性与再现性则是另一项挑战。工艺窗口（Process Window）的下限往往直接取决于设备电源系统的控制性能。

• 兼顾氟基（F基）与氯基（Cl基）气体： 在实际的器件制造流程中，不仅包含 GaN 及 AlGaN 的加工（以 Cl 基为主），钝化层与层间介质层（SiN、SiO₂​）的刻蚀（以 F 基为主）同样必不可少。整个器件的良率并不仅由有源层的加工质量单独决定。

• 从研发到量产的可扩展性： 能否在不改变硬件基本架构的前提下，将研发阶段建立的低损伤工艺配方（Recipe）直接迁移导入至量产线，直接关系到产品的上市周期（Time-to-Market）。SPP Technologies 提供了阶梯式的设备平台，涵盖从面向研发阶段的单腔体独立模块配置，到集成真空机械手的多腔体（Cluster）量产配置。

• 兼容 200mm（8英寸）晶圆： 为降低制造成本并提高芯片产出率，业界正积极投资以推动从 6 英寸向 8 英寸（200mm）大尺寸晶圆的过渡（参考来源 ：Semiconductor Today）。而晶圆尺寸的扩大，也同步推高了对全片面内均匀性的严苛要求。

总结

以下梳理并归纳 GaN HEMT 干法刻蚀中的核心要点与考量维度：

致正在为 GaN 工艺损伤控制寻求解决方案的客户：

SPP Technologies（住友精密工业旗下）凭借在硅深孔刻蚀（Si DRIE）领域深耕 30 余年积累的深厚技术底蕴，致力于开发并提供面向化合物半导体的高端等离子体刻蚀设备。我们的设备同时兼容氟（F）基与氯（Cl）基气体，能够通过在低射频（RF）功率区间的精密控制，全方位支持从 GaN 有源层的超低损伤加工，到绝缘层及难加工材料刻蚀的全套工艺需求。

• 希望评估现有工艺中进一步降低损伤的潜在空间

• 希望将研发（R&D）阶段的成熟工艺配方（Recipe）平稳转移至 200mm 量产线

• 希望针对特定的 GaN HEMT 层级结构探讨最优刻蚀条件

如果您面临上述技术挑战或有相关业务需求，欢迎随时与我们联系。我们亦可为您提供详尽的技术白皮书与产品资料。